PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-224280

(43)Date of publication of application: 17.08.1999

(51)Int.CI.

G06F 17/50

H01L 21/82

(21)Application number: 10-318507

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing:

10.11.1998

(72)Inventor: FUKUMOTO MINAKO

TOYONAGA MASAHIKO

KIMURA FUMIHIRO

(30)Priority

Priority number: 09313372

Priority date: 14.11.1997


Priority country: JP

(54) WIRING LENGTH ESTIMATION METHOD FOR LSI LAYOUT DESIGN

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the accuracy of wiring length estimation for an LSI based on a basic wiring length for each fan-out number by estimating the layout area of an object LSI and correcting an initial wiring length so as to determine the total wiring length of the object LSI.

SOLUTION: Required information is extracted from a net list and a cell library (ST01). Based on information extracted from the net list and the cell library, the initial wiring length of an object LSI is estimated based on respective basic wiring length determined from the semi-peripheral length of a square (ST02). An area to be wired on the layout of the object LSI is estimated (ST03). A wiring area occupied by wiring on the layout of the object LSI is obtained from the initial wiring length and the layout area of the object LSI is estimated (ST04). In order to determine the total wiring length of the object LSI, the initial wiring length is corrected (ST05). Then, the total wiring length reflecting a wiring



length increase rate is outputted (ST06). Thus, highly accurate wiring length estimation is realized.

LEGAL STATUS

[Date of request for examination]

10.11.1998

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2972759

[Date of registration]

27.08.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-224280

(43)公開日 平成11年(1999)8月17日

(51) Int.Cl. ⁶	識別記号	FΙ	
G06F 17/50		G06F 15/6	666X
H01L 21/82			6 6 6 Z
		HO1L 21/8	w w


審査請求 有 請求項の数7 OL (全 12 頁)

(21)出願番号	特願平10-318507	(71)出顧人	000005821 松下電器産業株式会社	
(22)出願日	平成10年(1998)11月10日	400000	大阪府門真市大字門真1006番地	
		(72)発明者	福本 美奈子	
(31)優先権主張番号	特顯平9-313372		大阪府門真市大字門真1006番地 松下電器	
(32)優先日	平 9 (1997)11月14日		産業株式会社内	
(33) 優先権主張国	日本 (JP)	(72)発明者	豊永 昌彦	
			大阪府門真市大字門真1006番地 松下電器	
			産業株式会社内	
		(72)発明者	木村 文浩	
			大阪府門真市大字門真1006番地 松下電器	
			産業株式会社内	
		(74)代理人	弁理士 前田 弘 (外1名)	

(54) 【発明の名称】 LSIレイアウト設計の配線長推定方法

(57)【要約】

【課題】 レイアウト設計前のLSIの配線長推定精度を向上させる。



【特許請求の範囲】

【請求項1】 LSIのレイアウト設計のために、LSIの接続情報を記述したネットリスト及びLSI設計に用いるセルの情報を格納したセルライブラリから、対象LSIの配線長を推定するための方法であって、

前記ネットリスト及びセルライブラリから抽出した情報に基づき、各ファンアウト数のネットについてセルの平均面積に当該ファンアウト数のネット1個当たりのセル個数を乗じた値に相当する面積を持つ正方形の半周囲長から決定した各基本配線長を基にして、前記対象LSIの初期配線長を推定する工程と、

前記セルライブラリから抽出した情報に基づき前記対象 LSIの総セル面積を得て、該総セル面積から前記対象 LSIのレイアウト上の配線可能面積を推定する工程

前記初期配線長から前記対象LSIのレイアウト上で配線が占める配線面積を求め、前記配線面積が前記配線可能面積より大きいときには前記配線面積と前記配線可能面積との差を前記総セル面積に加えて得た面積を採用することにより、前記対象LSIのレイアウト面積を推定 20 する工程と、

前記対象LSIの総配線長を決定するように、前記総セル面積から前記レイアウト面積への増加分に応じて前記初期配線長を補正する工程とを備えたことを特徴とする配線長推定方法。

【請求項2】 請求項1記載の配線長推定方法において、

前記対象LSIのレイアウト上の配線可能面積を推定する工程は、

当該レイアウトにおける配線の通りにくさを反映した配 30線可能面積が得られるように、当該レイアウトを構成する全セルのピン総数に対する前記総セル面積の割合を算出し、該算出された割合を前記総セル面積に乗じて得た面積を採用することにより前記配線可能面積を求める工程を備えたことを特徴とする配線長推定方法。

【請求項3】 LSIのレイアウト設計のために、LSIの接続情報を記述したネットリスト及びLSI設計に用いるセルの情報を格納したセルライブラリから、対象LSIの配線長を推定するための方法であって、

前記ネットリスト及びセルライブラリから抽出した情報 40 に基づき、各ファンアウト数のネットについてセルの平 均面積に当該ファンアウト数のネット1個当たりのセル 個数を乗じた値に相当する面積を持つ正方形の半周囲長 から決定した各基本配線長を基にして、前記対象LSI の初期配線長を推定する工程と、

前記対象LSIの総配線長を決定するように、前記セルライブラリから抽出した情報に基づき、セルの縦横比平均値に応じて前記初期配線長を補正する工程とを備えたことを特徴とする配線長推定方法。

【請求項4】 LSIのレイアウト設計のために、LS 50 と前記セル個数N2の対数との差と、前記接続距離r1

Iの接続情報を記述したネットリスト及びLSI設計に 用いるセルの情報を格納したセルライブラリから、対象 LSIの配線長を推定するための方法であって、

前記ネットリスト及びセルライブラリから抽出した情報 に基づき、各ファンアウト数のネット毎の基本配線長を 推定する工程と、

前記ネットリストから抽出した情報に基づき、各セルについて当該セルから接続距離 r 1以内に存在するセルの個数N1と、当該セルから他の接続距離 r 2以内に存在するセルの個数N2とを求め、前記セル個数N1の対数と前記セル個数N2の対数との差と、前記接続距離 r 1の対数と前記接続距離 r 2の対数との差との比をセル隣接度として求め、前記対象LSIの全セルについての前記セル隣接度の平均値を前記対象LSIの平均セル隣接度として求める工程と、

前記対象LSIの支線長を含む総配線長を決定するように、個々のファンアウト数と前記対象LSIの平均セル 隣接度とに応じて、前記ネット毎の基本配線長をそれぞれ補正して加算する工程とを備えたことを特徴とする配 線長推定方法。

【請求項5】 LSIのレイアウト設計のために、LSIの接続情報を記述したネットリスト及びLSI設計に用いるセルの情報を格納したセルライブラリから、対象LSIの配線長を推定するための方法であって、

前記ネットリスト及びセルライブラリから抽出した情報 に基づき、各ファンアウト数のネット毎の基本配線長を 推定する工程と、

前記ネットリストから抽出した情報に基づき、各セルについて当該セルから接続距離 r 1以内に存在するセルの個数N1と、当該セルから他の接続距離 r 2以内に存在するセルの個数N1ととを求め、前記セル個数N1の対数と前記セル個数N2の対数との差と、前記接続距離 r 1の対数と前記接続距離 r 2の対数との差との比をセル隣接度として求め、各ファンアウト数毎のネットに属する個々のセルの前記セル隣接度の平均値をファンアウト数毎の平均セル隣接度として求める工程と、

前記対象LSIの支線長を含む総配線長を決定するように、個々のファンアウト数と前記ファンアウト数毎の平均セル隣接度とに応じて、前記ネット毎の基本配線長をそれぞれ補正して加算する工程とを備えたことを特徴とする配線長推定方法。

【請求項6】 LSIのレイアウト設計のために、LSIの接続情報を記述したネットリスト及びLSI設計に用いるセルの情報を格納したセルライブラリから、対象LSIの配線長を推定するための方法であって、

前記ネットリストから抽出した情報に基づき、各セルについて当該セルから接続距離 r 1以内に存在するセルの個数N1と、当該セルから他の接続距離 r 2以内に存在するセルの個数N2とを求め、前記セル個数N1の対数と前記セル個数N2の対数との差と、前記接続距離 r 1

の対数と前記接続距離 r 2の対数との差との比をセル隣接度として求め、前記対象 L S I 中の特定の信号パスに関わるネットに属する個々のセルの前記セル隣接度の平均値を前記信号パスの平均セル隣接度として求める工程と、

前記セルライブラリから抽出した情報と、前記信号パスの平均セル隣接度とに基づき、前記信号パスの支線長を含む総配線長を推定する工程とを備えたことを特徴とする配線長推定方法。

【請求項7】 LSIのレイアウト設計のために、LS 10 Iの接続情報を記述したネットリスト及びLSI設計に 用いるセルの情報を格納したセルライブラリから、対象 LSIの配線長を推定するための方法であって、

前記ネットリストから抽出した情報に基づき、各セルについて当該セルから接続距離 r 1以内に存在するセルの個数N1と、当該セルから他の接続距離 r 2以内に存在するセルの個数N2とを求め、前記セル個数N1の対数と前記セル個数N2の対数との差と、前記接続距離 r 1の対数と前記接続距離 r 2の対数との差との比をセル隣接度として求める工程と、

前記セルライブラリから抽出した情報と、前記対象LS I中の特定の信号パスに関わるネットに属する個々のセルの前記セル隣接度とに基づき、前記信号パスの支線長を含む総配線長を推定する工程とを備えたことを特徴とする配線長推定方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、計算機を用いたL SI設計に関するものであり、特に、LSI設計の工数 を削減すべく、レイアウト設計前に実際のレイアウトの 30 配線長を推定するための方法に関するものである。

[0002]

【従来の技術】近年のLSI微細化技術の進歩により、数百万ゲートレベルの大規模な回路を実現するVLSIが製造可能になってきた。一方、マルチメディア機器などの電子機器の高性能化と軽量化に伴い、大規模回路の1チップLSI化が求められている。高性能かつ大規模なLSIの設計開発を実現するための設計方法として、トップダウン設計方法が提唱されている。このトップダウン設計方法では、LSI機能仕様を言語により規定し、以降の論理回路の生成までの工程を計算機による自動処理によって実現するものである。各設計段階で取り扱うデータ量は、言語設計レベル、論理回路設計レベル、レイアウト設計レベルの順に膨大になるので、言語レベルで設計することによって全体として開発効率が向上することになる。

【0003】従来のLSIでは、レイアウト時の配線遅延はマクロセルの遅延に比べて非常に小さく、回路のタイミング仕様に重要な影響を与える信号遅延はマクロセルの駆動能力によりほぼ決定されていた。ところが、近

年の微細化技術と高集積化の進歩に伴い、回路遅延に対する配線遅延の割合が大きくなり、トップダウン設計手法の論理合成において、従来無視することができた配線遅延を考慮する必要が生じている。すなわち、配線抵抗、配線間容量がトランジスタ駆動能力に対して相対的に増大してきたため、配線遅延を考慮せずに設計した場合には、レイアウト設計後に再度論理合成を繰り返す必要が生じることになり、設計効率の改善が望めなくなってきている。

【0004】このような背景から、論理合成においてレイアウト結果(特に、配線長)を考慮する必要があり、このため、短時間にかつ高精度に配線長を推定する方法の開発が求められている。

【0005】木村文浩らは、「配置評価に基づくレイアウト推定手法」,DAシンポジウム'96論文集,pp177-182,1996において、概略配置配線を行わずにLSIの配線長を推定するための方法として、セル平均面積及びレイアウト形状からファンアウト数毎の配線長を推定する方法を提案している。これは、自動配置配線の観点から重要となる配置素子の広がり及び配線の分岐をレイアウト結果の推定において考慮するために、過去のレイアウト結果を参考にして、ネットのファンアウト数に着目することにしたものである。

【0006】図12は、ネットリストが記述するセルの接続関係を示す図であり、セル、ネット及びファンアウトの関係を示している。ネットリストの最小単位であるネットは、ネットに属する端子とその端子を有するセルの情報を持つ。このとき、ネットのファンアウト数とは、ネットに属する端子の数から1を減じたものである。図12において、ネットAのファンアウト数は4であり、ネットBのファンアウト数は3である。

【0007】ファンアウト数に着目することによって、ネットリストのネットを分類することができる。そして、ファンアウト数毎にネットの配線長を精度良く推定することができれば、その総和を求めることによって総配線長も精度良く推定することができる。この考えのもとに、木村らは次のような配線長推定式を提案した。すなわち、

Lt= Σ (A×Lm [fn]×P×Q×R) 40 である。ここに、

Lt: 推定対象LSIの総配線長

Σ: 全ネットに関する総和

A: レイアウトツールに依存する定数

fn: ネットのファンアウト数

Lm [fn]: セルが密集して配置されたとの仮定のもとに、ファンアウト数 fnのネットについてセルの平均面積に当該ファンアウト数 fnのネット 1 個当たりのセル個数 (fn+1) を乗じた値に相当する面積を持つ正方形の半周囲長から決定した基本配線長

ルの駆動能力によりほぼ決定されていた。ところが、近 50 P: ネットの相互関係に基づくネット広がりを反映す

るための補正項(第1の比率)

Q: ネット内の支線長を反映するための補正項(第2 の比率)

R: LSIブロックのレイアウト形状(アスペクト 比)を反映するための補正項(第3の比率) である。

[0008]

【発明が解決しようとする課題】上記木村らの配線長推 定方法では、十分に満足できる精度を有する推定結果が 得られないことがあり、より高精度に配線長を推定する 10 ためには、以下のような課題を解決する必要があった。 【0009】(1)上記基本配線長(初期配線長)の推定 の際に、推定対象LSIで使用されているスタンダード セルの平均セル幅を考慮する必要がある。

【0010】(2)ファンアウト数毎の配線長を推定する 際に、回路の複雑さを十分に捉える必要がある。

【0011】(3)配線面積がレイアウト上の配線可能面 積を超えると、レイアウトの推定面積は増加する。この 場合、チャネル領域が広がり、配線が延びる。そこで、 レイアウト面積の増加に伴う配線長の増加を考慮する必 20 要がある。

【0012】(4)回路の特徴を捉えて配線可能面積を回 路毎に推定する必要がある。

【0013】本発明の目的は、上記ファンアウト数毎の 基本配線長に基づくLSIの配線長推定の精度を向上さ せることにある。

[0014]

【課題を解決するための手段】上記目的を達成するため に、第1の発明では、推定配線長から求めた配線面積が レイアウト上の配線可能面積より大きいとき、つまり配 30 線のオーバーフローが生じたときには、レイアウト面積 が総セル面積(例えば、スタンダードセルの総面積)よ り大きくなってしまい、それに伴って配線長が増加する 点に鑑みて、レイアウト面積の推定結果を反映するよう に配線長を補正することとした。具体的に説明すると、 請求項1の発明が講じた手段は、LSIのレイアウト設 計のために、LSIの接続情報を記述したネットリスト 及びLSI設計に用いるセルの情報を格納したセルライ ブラリから対象LSIの配線長を推定するための方法と して、ネットリスト及びセルライブラリから抽出した情 報に基づき各ファンアウト数のネットについてセルの平 均面積に当該ファンアウト数のネット1個当たりのセル 個数を乗じた値に相当する面積を持つ正方形の半周囲長 から決定した各基本配線長を基にして対象LSIの初期 配線長を推定する工程と、セルライブラリから抽出した 情報に基づき対象LSIの総セル面積を得て、該総セル 面積から対象LSIのレイアウト上の配線可能面積を推 定する工程と、前記初期配線長から対象LSIのレイア ウト上で配線が占める配線面積を求め、該配線面積が前

面積との差を前記総セル面積に加えて得た面積を採用す ることにより対象LSIのレイアウト面積を推定する工 程と、対象LSIの総配線長を決定するように前記総セ ル面積から前記レイアウト面積への増加分に応じて前記 初期配線長を補正する工程とを備えた方法を採用したも のである。

6

【0015】また、第2の発明では、前記対象LSIの レイアウト上の配線可能面積を推定するに当たり、当該 レイアウトにおける配線の通りにくさを反映した配線可 能面積が得られるようにした。具体的に説明すると、請 求項2の発明における前記対象LSIのレイアウト上の 配線可能面積を推定する工程は、当該レイアウトを構成 する全セルのピン総数に対する前記総セル面積の割合を 算出し、該算出された割合を前記総セル面積に乗じて得 た面積を採用することにより前記配線可能面積を求める 工程を備えたものである。

【0016】また、第3の発明では、非正方形のセル形 状がセルの配置に及ぼす影響を考慮して、セルの縦横比 平均値に応じて配線長を補正することとした。具体的に 説明すると、請求項3の発明が講じた手段は、LSIの レイアウト設計のために、LSIの接続情報を記述した ネットリスト及びLSI設計に用いるセルの情報を格納 したセルライブラリから対象LSIの配線長を推定する ための方法として、ネットリスト及びセルライブラリか ら抽出した情報に基づき各ファンアウト数のネットにつ いてセルの平均面積に当該ファンアウト数のネット1個 当たりのセル個数を乗じた値に相当する面積を持つ正方 形の半周囲長から決定した各基本配線長を基にして対象 LSIの初期配線長を推定する工程と、対象LSIの総 配線長を決定するようにセルライブラリから抽出した情 報に基づきセルの縦横比平均値に応じて初期配線長を補 正する工程とを備えた方法を採用したものである。

【0017】また、第4の発明では、セル間の2次以上 の隣接関係を表すセル隣接度Dcを新たに導入し、ネッ ト内の支線長を正確に反映するように、全セルの平均セ ル隣接度Dに応じて配線長を補正することとした。具体 的に説明すると、請求項4の発明が講じた手段は、LS Iのレイアウト設計のために、LSIの接続情報を記述 したネットリスト及びLSI設計に用いるセルの情報を 格納したセルライブラリから対象LSIの配線長を推定 するための方法として、ネットリスト及びセルライブラ リから抽出した情報に基づき各ファンアウト数のネット 毎の基本配線長を推定する工程と、ネットリストから抽 出した情報に基づき各セルについて当該セルから接続距 離r1以内に存在するセルの個数N1と、当該セルから 他の接続距離 r 2以内に存在するセルの個数 N 2 とを求 め、前記セル個数N1の対数と前記セル個数N2の対数 との差と、前記接続距離 r 1の対数と前記接続距離 r 2 の対数との差との比をセル隣接度Dcとして求め、対象 記配線可能面積より大きいときには配線面積と配線可能 50 LSIの全セルについてのセル隣接度Dcの平均値を対

象LSIの平均セル隣接度Dとして求める工程と、対象 LSIの支線長を含む総配線長を決定するように個々の ファンアウト数と前記対象LSIの平均セル隣接度Dと に応じて前記ネット毎の基本配線長をそれぞれ補正して 加算する工程とを備えた方法を採用したものである。

【0018】また、第5の発明では、セル間の2次以上 の隣接関係を表すセル隣接度Dcを新たに導入し、ネッ ト内の支線長を更に正確に反映するように、ファンアウ ト数毎の平均セル隣接度D[fn]に応じて配線長を補 正することとした。具体的に説明すると、請求項5の発 10 明が講じた手段は、LSIのレイアウト設計のために、 LSIの接続情報を記述したネットリスト及びLSI設 計に用いるセルの情報を格納したセルライブラリから対 象LSIの配線長を推定するための方法として、ネット リスト及びセルライブラリから抽出した情報に基づき各 ファンアウト数のネット毎の基本配線長を推定する工程 と、ネットリストから抽出した情報に基づき各セルにつ いて当該セルから接続距離 r 1以内に存在するセルの個 数N1と、当該セルから他の接続距離 r 2以内に存在す るセルの個数N2とを求め、前記セル個数N1の対数と 前記セル個数N2の対数との差と、前記接続距離r1の 対数と前記接続距離r2の対数との差との比をセル隣接 度Dcとして求め、各ファンアウト数毎のネットに属す る個々のセルのセル隣接度Dcの平均値をファンアウト 数毎の平均セル隣接度D[fn]として求める工程と、 対象LSIの支線長を含む総配線長を決定するように個 々のファンアウト数と前記ファンアウト数毎の平均セル 隣接度D[fn]とに応じて前記ネット毎の基本配線長 をそれぞれ補正して加算する工程とを備えた方法を採用 したものである。

【0019】また、第6の発明では、セル間の2次以上 の隣接関係を表すセル隣接度Dcを新たに導入し、タイ ミング推定で重要になる特定信号パスの支線長を含む該 パスの総配線長を、該パスに関わるネットに属する個々 のセルの平均セル隣接度Dpに基づいて推定することと した。具体的に説明すると、請求項6の発明が講じた手 段は、LSIのレイアウト設計のために、LSIの接続 情報を記述したネットリスト及びLSI設計に用いるセ ルの情報を格納したセルライブラリから対象LSIの配 線長を推定するための方法として、ネットリストから抽 40 出した情報に基づき各セルについて当該セルから接続距 離 r 1以内に存在するセルの個数 N 1 と、当該セルから 他の接続距離r 2以内に存在するセルの個数N2とを求 め、前記セル個数N1の対数と前記セル個数N2の対数 との差と、前記接続距離 r 1の対数と前記接続距離 r 2 の対数との差との比をセル隣接度Dcとして求め、対象 LSI中の特定の信号パスに関わるネットに属する個々 のセルのセル隣接度Dcの平均値を前記信号パスの平均

セル隣接度Dpとして求める工程と、セルライブラリから抽出した情報と前記信号パスの平均セル隣接度Dpとに基づき該信号パスの支線長を含む総配線長を推定する工程とを備えた方法を採用したものである。

【0020】また、第7の発明では、セル間の2次以上 の隣接関係を表すセル隣接度Dcを新たに導入し、タイ ミング推定で重要になる特定信号パスの支線長を含む該 パスの総配線長を、該パスに関わるネットに属する個々 のセルのセル隣接度Dcに基づいて推定することとし た。具体的に説明すると、請求項7の発明が講じた手段 は、LSIのレイアウト設計のために、LSIの接続情 報を記述したネットリスト及びLSI設計に用いるセル の情報を格納したセルライブラリから対象LSIの配線 長を推定するための方法として、ネットリストから抽出 した情報に基づき各セルについて当該セルから接続距離 r1以内に存在するセルの個数N1と、当該セルから他 の接続距離 r 2以内に存在するセルの個数N 2とを求 め、前記セル個数N1の対数と前記セル個数N2の対数 との差と、前記接続距離 r 1 の対数と前記接続距離 r 2 の対数との差との比をセル隣接度Dcとして求める工程 と、セルライブラリから抽出した情報と対象LSI中の 特定の信号パスに関わるネットに属する個々のセルのセ ル隣接度Dcとに基づき該信号パスの支線長を含む総配 線長を推定する工程とを備えた方法を採用したものであ

[0021]

(5)

【発明の実施の形態】以下、本発明の実施形態に係るL SIの配線長推定方法について、図面を参照しながら説 明する。

30 【0022】(実施形態1)図1は、本発明の第1の実 施形態に係る配線長推定方法の工程の流れを示してい る。以下、図1に沿って1工程毎に説明する。

【0023】まず、工程ST01では、ネットリスト及びセルライブラリから所要の情報を抽出する。ネットリストは、推定対象LSIの接続情報を記述したものである。セルライブラリは、LSI設計に用いるセルの物理情報(セルを構成するトランジスタ回路、論理動作、動作時間、出力駆動能力、形状など)を格納したものである。

【0024】工程STO2では、上記ネットリスト及び セルライブラリから抽出した情報に基づき、各ファンア ウト数fnのネットについてセルの平均面積Suf[fn]に当該ファンアウト数fnのネット1個当たりのセル 個数(fn+1)を乗じた値に相当する面積を持つ正方 形の半周囲長から決定した各基本配線長Lm[fn]を 基にして、対象LSIの初期配線長Ltを推定する。初 期配線長Ltの推定式は、前記木村らの方法と同様に、

 $Lt = \Sigma (A \times Lm [fn] \times P \times Q \times R)$

... (1. 0)

 $Lm[fn] = {Suf[fn] \times (fn+1)}^{1/2}$... (1. 1) $P = \{ (Ss)^{1/2} + (Sf [fn])^{1/2} \} / (2 \times Sf [fn])^{1/2}$

... (1. 2)

10

 $Q = (1 - r^{fn-1}) / (1 - r)$

... (1. 3)

 $R = (As)^{b/2} + (As)^{-b/2}$

... (1. 4)

である。ここに、

Σ: 全ネットに関する総和

A: レイアウトツールに依存した定数

P: 補正項(第1の比率)

Ss: 総セル面積

Sf [fn]: ファンアウト数 fnのネットに接続する セルの重複を除いた総面積

Q: 補正項(第2の比率)

r: 支線長推定のための定数(例えば、r=0.5)

R: 補正項(第3の比率)

As: レイアウトブロックのアスペクト比(縦横比)

b: レイアウトツールに依存した定数 である。

【0025】続いて、工程ST03では、対象LSIの レイアウト上の配線可能面積(当該レイアウト上を配線 20 を算出し、この割合を総セル面積Ssに乗じて得た面積 が通過できる領域の面積)Soを推定する。この工程S T03では、当該レイアウト上の配線の通過しにくさを 反映した配線可能面積Soが得られるように、当該レイ アウトを構成する全セルのピン総数Pnに対する総セル *

$$So = T \times (Ss/Pn) \times Ss$$

である。ここに、Tは調整パラメータである。

【0028】図1中の工程ST04では、工程ST02 で求めた初期配線長したから対象しSIのレイアウト上 で配線が占める配線面積Swを求め、配線面積Swが工程 ST03で求めた配線可能面積Soより大きくないとき には総セル面積Ssを、配線面積Swが配線可能面積So ※

$$Sw = \alpha \times Lt \times (Lw + Ls)$$

である。ここに、

α: 配線集中などにより無駄な領域を考慮して補正す るパラメータ

Lw: 各配線の線幅

Ls: 配線間のスペース

 $Se=Ss+(Sw-So) \times \theta (Sw-So)$ である。ここに、 $\theta(x)$ は変数xのステップ関数であっ T、 $x \le 0$ のとき $\theta(x) = 0$ であり、x > 0のとき $\theta(x)$ 40 Lt'を決定するように、

=1である。 Lt' = Lt × (Se/Ss) 1/2

$$Lt' = Lt \times (Se/Ss)^{1/2}$$

により初期配線長Ltを補正する。ここに、(Se/S s) 1/2は総セル面積Ssからレイアウト面積Seへの面積 増加に伴う配線長増加率である。

【0032】そして、上記配線長増加率を反映した総配 線長Lt'を出力する工程ST06により、配線長推定 処理が完了する。

【0033】以上のとおり、図1の方法によれば、レイ アウト面積の推定結果Seを反映するように配線面積Sw 50 【0034】なお、ピンの制約を受けない配線層を有す

*面積Ssの割合で示された回路の特徴に着目する。以 下、具体例を用いて説明する。

【0026】図2(a)及び(b)は、セル上の配線可 能面積とピンとの関係を説明するための概念図である。

10 図2(a)のセル1は、図2(b)のセル2より大きい セル面積を有する。図中のP1及びP2は、セルとセル との接続、セルと電源との接続又はセルと入出力との接 続に供されるピンを表している。図示の配線層では縦方 向の配線のみが許されるものと仮定すると、セル1とセ ル2とは各々ピン数は同数であるが、セル面積の大きい セル1の配線可能面積So(1)の方がセル2の配線可能面 積So(2)よりも大きく、セル1の方が配線は通過しやす い。そこで、工程ST03では、当該レイアウトを構成 する全セルのピン総数Pnに対する総セル面積Ssの割合 を、当該レイアウトの配線可能面積Soとして回路毎に 求めるものとする。

【0027】よって、配線可能面積Soの式は、

... (1. 5)

※より大きいときには配線面積Swと配線可能面積Soとの 差すなわちオーバーフロー面積(Sw-So)を総セル面 積Ssに加えて得た面積をそれぞれ採用することによ り、対象LSIのレイアウト面積Seを推定する。

30 【0029】初期配線長Ltと配線面積Swとの関係は、

★である。

【0030】また、配線面積Swと配線可能面積Soとの 関係を考慮して対象LSIのレイアウト面積Seの推定 式を示すと、

... (1. 7)

に応じて初期配線長Ltを補正することとしたので、配 線数の多いLSIにおいても精度の高い配線長推定を実 現できる。また、対象LSIのレイアウト上の配線可能 面積Soを推定するに当たり、当該レイアウトにおける 配線の通りにくさが該配線可能面積Soに反映されるよ うにしたので、該配線可能面積Soを用いることにより 更に精度の高い配線長推定を実現できる。

る多層配線構造を採用する場合には、配線可能面積So * *を、

$$S_0 = \{ (L_{ya} - L_{y}) \times K + T \times (S_s/P_n) \} \times S_s$$

により推定する。ここに、Lyaは配線層の総数、Lyは ピンの制約を受けない配線層の総数、Kはレイアウトツ ールに依存した定数である。

【0035】式(1.8)で用いた配線長増加率(Se / S s) $^{1/2}$ が1.0より大きい場合にはチャネル領域が 発生するものと仮定する。この場合には、式(1.8) で求めた総配線長Lt'を基にして、式(1.6)及び 式 (1.7) によるレイアウト面積の推定と、式 (1.7)8) による総配線長の推定とを再度実行すればよい。

【0036】 (実施形態2) 図3は、本発明の第2の実 施形態に係る配線長推定方法の工程の流れを示してい る。以下、図3に沿って1工程毎に説明する。 Ж

Lt' = Lt × (Wc/Hc)
$$1/2$$

により初期配線長Ltを補正する。ここに、

Wc: 対象LSIで使用される全セルの横幅の平均値 Hc: 全セルの高さの平均値(スタンダードセルを用 いる場合には一定値)

である。

【0040】そして、上記セル形状を反映した総配線長 Lt'を出力する工程ST14により、配線長推定処理 が完了する。

【0041】図4は、推定式(1.0)~(1.4)を 採用した場合の従来の配線長推定精度の具体例を示して おり、最右欄が配線長の推定誤差を表している。図4に よれば、セルの縦横比平均値Wc/Hcが大きい回路ほど 誤差が大きく負になる一方、セルの縦横比平均値Wc/ Hcが小さい回路ほど誤差が大きく正になっている。そ こで、非正方形のセル形状がセルの配置に及ぼす影響を 考慮して、式(2.0)により、セルの縦横比平均値W c/Hcに応じて配線長を補正することとした。

【0042】以上のとおり、図3の方法によれば、セル の縦横比平均値Wc/Hcに応じて初期配線長Ltを補正 ★

$$Dc = (log [N1] - log [N2]) / (log [r1] - log [r2])$$

により求め、全セルについてのセル隣接度Dcの平均値 を対象LSIの平均セル隣接度Dとして求める。

【0047】さて、特開平6-203106号公報に は、フラクタル次元の類推から、回路全体の平均的な性 質を表すように、ある素子に関する1次隣接素子数の対 数と、該素子数を含む2次隣接素子数の対数との差で決 定される分類値2を採用する点が開示されている。図5 の工程ST23では、この分類値んとは違って、個々の セル単位で隣接関係を表す値(次元値)を求める。これ は、セル個々の接続関係から配線長が決定付けられると いう仮定に基づいている。

【0048】図6(a), (b)及び(c)は、本発明 におけるセル隣接度Dcの定義を説明するための概念図

... (1. 9)

12

※【0037】まず、工程ST11では、図1の場合と同 様に、ネットリスト及びセルライブラリから所要の情報 を抽出する。

【0038】工程ST12では、図1の場合と同様にし て対象LSIの初期配線長Ltを推定する。配線長推定 式は、式(1.0)~式(1.4)のとおりである。こ 10 こでは、全セルが正方形の形状を有するものと仮定して いる。

【0039】続いて、工程ST13では、対象LSIの 総配線長Lt'を決定するように、セルライブラリから の抽出情報に基づいて求めたセルの縦横比平均値Wc/ Hcに応じて、

★することとしたので、全セル形状が正方形であるとの仮 定に起因した配線長推定誤差を低減できる。

【0043】 (実施形態3) 図5は、本発明の第3の実 20 施形態に係る配線長推定方法の工程の流れを示してい る。以下、図5に沿って1工程毎に説明する。

【0044】まず、工程ST21では、図1の場合と同 様に、ネットリスト及びセルライブラリから所要の情報 を抽出する。

【0045】工程ST22では、上記ネットリスト及び セルライブラリから抽出した情報に基づき、各ファンア ウト数 f nのネット毎の基本配線長 Lm [fn]を推定す る。ファンアウト数毎の基本配線長 Lm [fn]の推定 は、式(1.1)による。

【0046】続いて、工程ST23では、ネットリスト 30 から抽出した情報に基づき、各セルについて当該セルか ら接続距離 r 1以内に存在するセルの個数 N 1 と、当該 セルから接続距離 r 2 (r 1 ≠ r 2) 以内に存在するセ ルの個数N2とを求め、セル隣接度Dcを、

... (3. 0)

である。図6(a)はネットリストの二部グラフ表現で あって、白丸はセルを、小さな黒丸はネットのノードを 40 それぞれ表し、実線は結線関係を表す。ここでは、ネッ トのノード(黒丸)を介してグラフ距離(接続距離)が 2のセル間を1次隣接と呼び、グラフ距離が4のセル間 を 2 次隣接と呼ぶ。 図 6 (b) 及び (c) によれば、あ るセルCについて、接続距離2(=r1)以内に存在す る総セル数N1が6であり、接続距離4 (= r 2) 以内 に存在する総セル数N2が9である。したがって、セル Cの隣接度Dcは、Dc=(log[6]-log[9])/ $(\log [2] - \log [4]) = 0.585$ として求められ る。この操作を全セルについて行い、全セルの平均セル 50 隣接度Dを算出する。

14 【0049】次の工程ST24では、対象LSIの支線* *長を含む総配線長Ltを決定するように、

$$Lt = \Sigma (A \times Lm [fn] \times P \times Q' \times R) \qquad \cdots (3. 1)$$

$$Q' = 1 + G \times fn \times H^{D} \qquad \cdots (3. 2)$$

(8)

により、ネット毎の基本配線長 Lm [fn] をそれぞれ 補正して加算する。ここに、P及びRはそれぞれ式

(1. 2) 及び式 (1. 4) により決定される比率であ る。G及びHは定数であり、Q'は個々のファンアウト 数fnと平均セル隣接度Dとに応じた支線伸び率を表し

【0050】そして、上記支線長を反映した総配線長し 10 る。以下、図8に沿って1工程毎に説明する。 tを出力する工程ST25により、配線長推定処理が完 了する。

【0051】図7は、実際のレイアウト結果に基づく図 であって、平均セル隣接度Dをパラメータとして支線伸 び率とファンアウト数との関係を示している。ここに、 支線伸び率とは、実際のレイアウトの各ファンアウト数 毎の平均配線長を、いわゆるバウンディングボックスの 半周囲長で割ったものである。実線はD=3.15の回 路の支線伸び率を、破線はD=1.91の回路の支線伸 び率をそれぞれ示している。図7によれば、支線伸び率 20 がファンアウト数 fnに比例し、かつ平均セル隣接度D に依存して支線伸び率の傾きが変わる。したがって、式 (3, 2) が妥当であることが理解できる。

【0052】以上のとおり、図5の方法によれば、セル※

$$Lt = \Sigma (A \times Lm [fn] \times P \times Q" \times R)$$

$$Q" = 1 + G \times fn \times H^{D[fn]}$$

により、ネット毎の基本配線長 Lm [fn] をそれぞれ 補正して加算する。ここに、P及びRはそれぞれ式

(1.2) 及び式(1.4) により決定される比率であ 数 f nとファンアウト数毎の平均セル隣接度D[f n] とに応じた支線伸び率を表している。

【0058】そして、上記支線長を反映した総配線長L tを出力する工程ST35により、配線長推定処理が完★

準偏差16.75、つまり1σ(全回路の68%)につ いて±8.4%のばらつき以内で総配線長を推定できる ことが確認された。なお、式 (1.0) ~式 (1.4) による従来の推定精度は、標準偏差28.81、つまり 40 1σ (全回路の68%) について±14. 4%のばらつ きであった。

【0061】 (実施形態5) 図9は、本発明の第5の実 施形態に係る配線長推定方法の工程の流れを示してい ☆

$$Ltx = Lm [fnx] \times Qp$$

$$Qp = 1 + G \times fnx \times H^{Dp}$$

とにより、当該特定信号パスの支線長を含む総配線長し txを推定する。ここに、G及びHは定数であり、Qpは 当該特定信号パスに関わるネットのファンアウト数 fnx と、工程ST42で求めた平均セル隣接度Dpとに応じ

... (3. 2)

※間の2次以上の隣接関係を表すセル隣接度Dcを新たに 導入し、全セルの平均セル隣接度Dに応じて配線長を補 正することとしたので、ネット内の支線長を正確に反映 した高精度配線長推定を実現できる。

【0053】 (実施形態4) 図8は、本発明の第4の実 施形態に係る配線長推定方法の工程の流れを示してい

【0054】まず、工程ST31では、図1の場合と同 様に、ネットリスト及びセルライブラリから所要の情報 を抽出する。

【0055】工程ST32では、図5の場合と同様に、 式(1. 1)により各ファンアウト数 f nのネット毎の 基本配線長Lm[fn]を推定する。

【0056】続いて、工程ST33では、各セルについ てセル隣接度Dcを式(3.0)により求め、各ファン アウト数毎のネットに属する個々のセルのセル隣接度D cの平均値をファンアウト数毎の平均セル隣接度D [fn 〕として求める。

【0057】次の工程ST34では、対象LSIの支線 長を含む総配線長Ltを決定するように、

★了する。

【0059】以上のとおり、図8の方法によれば、ファ ンアウト数毎の平均セル隣接度D [fn]に応じて配線 る。G及びHは定数であり、Q"は個々のファンアウト 30 長を補正することとしたので、ネット内の支線長を更に 正確に反映した高精度配線長推定を実現できる。

> 【0060】なお、図8の方法で得られた総配線長しt を、図1及び図3の方法に従って更に補正することとし てもよい。この場合の補正式は、

☆る。以下、図9に沿って1工程毎に説明する。

... (4. 2)

【0062】まず、工程ST41では、図1の場合と同 様に、ネットリスト及びセルライブラリから所要の情報 を抽出する。

【0063】工程ST42では、各セルについてセル隣 接度Dcを式(3.0)により求め、対象LSI中の特 定の信号パスに関わるネットに属する個々のセルのセル 隣接度Dcの平均値を平均セル隣接度Dpとして求める。

【0064】次の工程ST43では、式(1.1)と、

た支線伸び率を表している。

【0065】そして、上記支線長を反映したパス総配線 長Ltxを出力する工程ST44により、配線長推定処理 50 が完了する。

【0066】図10は、図9の配線長推定方法の適用例 を示す図であって、2個のフリップフロップFF間の信 号パスが図示されている。例えば、図10中のネットN については、関係するセルの隣接度Dc1、Dc2、Dc3、 Dc4の和から平均値を求める。図9の方法によれば、図 10中の一方のフリップフロップから他方のフリップフ ロップまでの一連の信号の流れに関わる配線群の局所的 な特異性を反映した配線長推定が可能になる。

【0067】以上のとおり、図9の方法によれば、タイ ミング推定で重要になる特定信号パスの支線長を含む該 10 パスの総配線長Ltxを、該パスに関わるネットに属する 個々のセルの平均セル隣接度Dpに基づいて推定するこ ととしたので、該パスの支線長を正確に反映した高精度 配線長推定を実現でき、レイアウト設計前のクリティカ ルパス遅延の推定などに有効である。

【0068】 (実施形態6) 図11は、本発明の第6の 実施形態に係る配線長推定方法の工程の流れを示してい る。以下、図11に沿って1工程毎に説明する。

【0069】まず、工程ST51では、図1の場合と同 様に、ネットリスト及びセルライブラリから所要の情報 を抽出する。

【0070】工程ST52で各セルについてセル隣接度 Dcを式(3.0)により求めた後、次の工程ST53 では、式(1.1)と、対象LSI中の特定の信号パス に関わるネットに属する個々のセルのセル隣接度Dcと に基づき、当該信号パスの支線長を含む総配線長を推定 する。

【0071】そして、上記支線長を反映したパス総配線 長を出力する工程ST54により、配線長推定処理が完

【0072】以上のとおり、図11の方法によれば、タ イミング推定で重要になる特定信号パスの支線長を含む 該パスの総配線長を、該パスに関わるネットに属する個 々のセルのセル隣接度Dcに基づいて推定することとし たので、該パスの支線長を更に正確に反映した高精度配 線長推定を実現でき、レイアウト設計前のクリティカル パス遅延の推定などに有効である。

[0073]

【発明の効果】以上説明してきたとおり、請求項1の発 明によれば、レイアウト面積の推定結果を反映するよう 40 セル隣接度の定義を説明するための概念図である。 に配線面積に応じて配線長を補正することとしたので、 配線数の多いLSIにおいても精度の高い配線長推定を 実現できる。

【0074】また、請求項2の発明によれば、対象LS Iのレイアウト上の配線可能面積を推定するに当たり、 当該レイアウトにおける配線の通りにくさが該配線可能 面積に反映されるようにしたので、該配線可能面積を用 いることにより更に精度の高い配線長推定を実現でき

【0075】また、請求項3の発明によれば、セルの縦 50 図である。

横比平均値に応じて配線長を補正することとしたので、 全セル形状が正方形であるとの仮定に起因した配線長推

定誤差を低減できる。

【0076】また、請求項4の発明によれば、セル間の 2次以上の隣接関係を表すセル隣接度を新たに導入し、 全セルの平均セル隣接度に応じて配線長を補正すること としたので、ネット内の支線長を正確に反映した高精度 配線長推定を実現できる。

16

【0077】また、請求項5の発明によれば、セル間の 2次以上の隣接関係を表すセル隣接度を新たに導入し、 ファンアウト数毎の平均セル隣接度に応じて配線長を補 正することとしたので、ネット内の支線長を更に正確に 反映した高精度配線長推定を実現できる。

【0078】また、請求項6の発明によれば、セル間の 2次以上の隣接関係を表すセル隣接度を新たに導入し、 タイミング推定で重要になる特定信号パスの支線長を含 む該パスの総配線長を、該パスに関わるネットに属する 個々のセルの平均セル隣接度に基づいて推定することと したので、該パスの支線長を正確に反映した高精度配線 長推定を実現できる。

【0079】また、請求項7の発明によれば、セル間の 2次以上の隣接関係を表すセル隣接度を新たに導入し、 タイミング推定で重要になる特定信号パスの支線長を含 む該パスの総配線長を、該パスに関わるネットに属する 個々のセルのセル隣接度に基づいて推定することとした ので、該パスの支線長を更に正確に反映した高精度配線 長推定を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る配線長推定方法 30 の工程の流れを示すフローチャート図である。

【図2】 (a) 及び (b) は、セル上の配線可能面積と ピンとの関係を説明するための概念図である。

【図3】本発明の第2の実施形態に係る配線長推定方法 の工程の流れを示すフローチャート図である。

【図4】推定式(1.0)~(1.4)を採用した場合 の従来の配線長推定精度の具体例を示す図である。

【図5】本発明の第3の実施形態に係る配線長推定方法 の工程の流れを示すフローチャート図である。

【図6】 (a), (b) 及び (c) は、本発明における

【図7】実際のレイアウト結果に基づく図であって、平 均セル隣接度Dをパラメータとして支線伸び率とファン アウト数との関係を示す図である。

【図8】本発明の第4の実施形態に係る配線長推定方法 の工程の流れを示すフローチャート図である。

【図9】本発明の第5の実施形態に係る配線長推定方法 の工程の流れを示すフローチャート図である。

【図10】図9の配線長推定方法の適用例を示す図であ って、2個のフリップフロップ間の信号パスを示す概念 【図11】本発明の第6の実施形態に係る配線長推定方法の工程の流れを示すフローチャート図である。

【図12】セル、ネット及びファンアウトの関係を示す概念図である。

【符号の説明】

Cセル

Dc; Dc0~Dc6 個々のセルのセル隣接度

D 全セルの平均セル隣接度

D[fn] ファンアウト数毎の平均セル隣接度

Dp 特定パスに関わるネットに属する個々のセルの平均セル隣接度

18

FF フリップフロップ

Ν ネット


N1, N2 セル数

P1, P2 ピン


r 1, r 2 接続距離

So(1), So(2) 個々のセルの配線可能面積


【図1】



【図3】




【図2】




【図4】

回路名	セル敷	セル経横比 平均値	製差(%)
回路 1	5825	0.32	46.9
回路 2	412	0. 33	84. 0
回路 3	2958	0.34	30.0
回路 4	423	0.38	30. 9
回路 5	731	0.44	71.0
回路 6	7746	0.65	0.4
回路 7	1648	0.71	4.0
回路 8	1244	0.74	-5. 0
回路 9	7696	0.80	-29.7
回路 10	19416	0.84	-16.6
回路 11	1849	0.84	-12. 4
回路 12	2887	0.96	-20.7

【図7】





【図12】

